整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

對位/強度控制得宜 繞射波束整形器應用層面廣

2010 年 07 月 29 日

OpenFlow通訊協定穿針引線 SDN打造高效能/彈性網路

2014 年 03 月 03 日

增強SSD耐用度/效能 控制器韌體演算法定成敗

2014 年 03 月 10 日

滿足功耗/通訊/人機介面設計 MCU打造智慧型恆溫器

2016 年 01 月 25 日

借力MCU/sub-GHz收發器 無線M-Bus加速智慧儀表普及

2015 年 07 月 06 日

從設計最佳化到實踐數位轉型 模擬工具角色更形關鍵

2021 年 01 月 18 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程